Docket No. 247971US2TTC RD

IN RE APPLICATION OF: Shinobu FUJITA, et al.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: New Application		EXAMINER:					
FILED:	Herewith						
FOR:	SEED GENERATING CIRCUIT, RANDOM NUMBER GENERATING CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, IC CARD, AND INFORMATION TERMINAL EQUIPMENT						
	REQUEST FOR PRIOR	RITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313						
SIR:							
☐ Full bene provision	efit of the filing date of U.S. Application Serial Number ns of 35 U.S.C. §120.	, filed , is claimed pursuant to the					
☐ Full bene §119(e) :	efit of the filing date(s) of U.S. Provisional Application(s) is Application No.	claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>					
Applican the provi	nts claim any right to priority from any earlier filed applications of 35 U.S.C. §119, as noted below.	ons to which they may be entitled pursuant to					
In the matter	of the above-identified application for patent, notice is herel	by given that the applicants claim as priority:					
COUNTRY Japan	<u>APPLICATION NUMBER</u> 2003-019732	MONTH/DAY/YEAR January 29, 2003					
■ are su □ will b □ were: □ were: Received	bies of the corresponding Convention Application(s) abmitted herewith be submitted prior to payment of the Final Fee filed in prior application Serial No. filed submitted to the International Bureau in PCT Application Noipt of the certified copies by the International Bureau in a time owledged as evidenced by the attached PCT/IB/304. Application Serial No.(s) were filed in prior application Seria	nely manner under PCT Rule 17.1(a) has been					
□ (B) A	application Serial No.(s)						
	are submitted herewith						
	will be submitted prior to payment of the Final Fee						
	Re	espectfully Submitted,					
		BLON, SPIVAK, McCLELLAND, AIER & NEUSTADT, P.C.					
	N.4.	arvin J. Spivak					
Customer N	7 1	egistration No. 24,913					
22850 Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)		C. Irvin McClelland Registration Number 21,124					



JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 1月29日

出 **Application Number:**

特願2003-019732

[ST. 10/C]:


[JP2003-019732]

出 人 Applicant(s):

株式会社東芝

2003年 7月18日

特許庁長官 Commissioner, Japan Patent Office





5)

【書類名】

特許願

【整理番号】

PTS0234

【提出日】

平成15年 1月29日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 7/58

【発明の名称】

シード生成回路、乱数生成回路、半導体集積回路、IC

カード及び情報端末機器

【請求項の数】

13

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】

藤田 忍

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

岩村 鉄郎

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100088487

【弁理士】

【氏名又は名称】

松山 允之

【選任した代理人】

【識別番号】

100108062

【弁理士】

【氏名又は名称】 日向寺 雅彦

【手数料の表示】

【予納台帳番号】 087469

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 シード生成回路、乱数生成回路、半導体集積回路、ICカード及び情報端末機器

【特許請求の範囲】

【請求項1】

連続的または断続的に発振する発振回路と、

前記発振回路から出力されたデジタルデータ列における「0」と「1」との出現頻度を制御して時系列データとして出力する平滑回路と、

前記時系列データのうちの複数のビットを用いた演算処理により、1ビットの シードを生成する真性化回路と、

・を備えたことを特徴とするシード生成回路。

【請求項2】

前記発振回路は、入力された複数のデータが特定の組み合わせとなった場合の み発振することを特徴とする請求項1記載のシード生成回路。

【請求項3】

前記発振回路は、2つの排他的論理和演算回路と2つの反転回路をそれぞれ交互に直列接続し、前記2つの排他的論理和演算回路のそれぞれの入力の一端に、前記複数のデータのそれぞれを与えるものであることを特徴とする請求項2記載のシード生成回路。

【請求項4】

前記発振回路は、リング発振回路を含み連続的に発振することを特徴とする請求項1記載のシード生成回路。

【請求項5】

前記平滑回路は、

擬似乱数を生成する擬似乱数生成手段と、

前記発振回路から出力された前記デジタルデータ列と、前記擬似乱数生成手段により生成された前記擬似乱数と、の排他的論理和を演算して前記時系列データとして出力する論理演算手段と、

を有することを特徴とする請求項1~4のいずれか1つに記載のシード生成回

路。

【請求項6】

前記平滑回路は、その出力において、前記発振回路から出力されたデジタルデータ列よりも「0」と「1」との出現頻度が1:1に近いことを特徴とする請求項1~5のいずれか1つに記載のシード生成回路。

【請求項7】

前記真性化回路は、前記演算処理を行う排他的論理和演算回路を有することを 特徴とする請求項1~6のいずれか1つに記載のシード生成回路。

【請求項8】

前記真性化回路は、前記複数のビットの組み合わせに応じて「0」及び「1」のいずれかを割り当てるテーブルに基づいて前記1ビットのシードを生成することを特徴とする請求項1~6のいずれか1つに記載のシード生成回路。

【請求項9】

請求項1~8のいずれか1つに記載のシード生成回路と、

前記シード生成回路により生成された前記シードに基づいて擬似乱数を生成する擬似乱数生成回路と、

を備えたことを特徴とする乱数生成回路。

【請求項10】

デジタル入力値に対して一義的に決定されないデジタル出力値を与える不確定 論理回路をさらに備え、

前記擬似乱数を前記不確定論理回路に入力して、その出力を乱数として出力することを特徴とする請求項9記載の乱数生成回路。

【請求項11】

請求項9または10に記載の乱数生成回路を備えたことを特徴とする半導体集 積回路。

【請求項12】

請求項11記載の半導体集積回路を備えたことを特徴とするICカード。

【請求項13】

請求項11記載の半導体集積回路を備えたことを特徴とする情報端末機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、シード生成回路、乱数生成回路、半導体集積回路、ICカード及び情報端末機器に関し、特に、デジタル論理回路によりコンパクトに構成することが可能でしかも真性度が高い乱数のシードを生成し、暗号アルゴリズムに用いても好適なシード生成回路及びこれを用いた乱数生成回路、半導体集積回路、ICカード及び情報端末機器に関する。

[0002]

【従来の技術】

確率過程を伴う現象のシミュレーションや各種のセキュリティーのために乱数列を用いる場合、時系列にみた乱数性だけではなく、時系列に並べられた乱数列から同一クロックで取得したデータにおける乱数性も重要である。なぜなら同ークロックで多数データサンプリングすることで、暗号情報を読み取る手口が存在し、その暗号データを乱数と演算処理することで、読み取られにくくする方法に乱数が使われるからである。

[0003]

擬似乱数生成回路は比較的小型であり、それにより得られた時系列のデータは、比較的高品質な乱数として用いることが可能である。しかし、電源を投入してシステムをオン(ON)した後に同一クロックで取得したデータを1回目、2回目・・と順番に並べたデータ自体においては、十分な乱数性が保証できない。

[0004]

図16は、この事情を説明するための概念図である。すなわち、擬似乱数生成 回路を含むシステムをオンにする度に、「0」と「1」とが時系列に出力されて 乱数列が生成されるものとする。この時、それぞれの乱数列を時系列(すなわち、同図の横軸方向)にみた場合の乱数性は良好である。しかし、これら乱数列から同一クロックで特定のデータをサンプリングした(同図の縦軸方向にみた)場合、そのデータ系列の乱数性は必ずしも良質とはいえない。例えば、図16に例 示したように、同一クロックデータ列においては、「0」または「1」のいずれ

かの出現頻度が高いというような問題が生ずる。これは、擬似乱数の場合には、 擬似乱数回路の「初期値」すなわち「シード」に依存して乱数列が決定されるか らである。

[0005]

図17は、擬似乱数回路におけるシードの役割を説明するための概念図である。すなわち、同図(a)は、擬似乱数回路の一例であるリニア・フィードバック・シフトレジスタを用いた回路を表す。この回路においては、入力されたシードに応じて、データXが順次出力される。しかし、入力されるシードが固定されていれば、得られる乱数列(同図の横方向の列)も同一である。従って、これら乱数列から同一クロックでサンプリングされて得られる同一クロックデータ列(同図の縦方向の列)は、常に同じデータの配列となってしまう。

[0006]

仮に、これを「乱す」役割を有する何らかの回路を設けたとしても、同一クロックデータ列は良質の乱数にはなりにくい。すなわち、入力されるシードを毎回、書き換えたとしても、同図(c)に表したように、「0」と「1」とのバランスが1:1からずれたり、何らかの規則性や周期性が存在したりする場合が多い。これは、擬似乱数回路の同一クロックデータ列のランダム性は、入力されるシードのランダム性だけに依存するからである。つまり、擬似乱数回路の場合、入力されるシードのランダム性が極めて重要となる。

[0007]

起動時に書き換えられるシードが、ソフト的に書き換える場合も多いが、これでシード自身に常に違った乱数性を与えるのはほとんど不可能である。例えば、特許文献1には、「移動体端末の有する機能手段が発生する状態情報のうちで時間的に不規則に変化する再現性のない情報の一部を抽出してサンプルデータとする。サンプルデータをシード102として乱数生成部103に入力して、乱数104を発生する。」方法が開示されている。

[0008]

【特許文献1】

特開2002-215030号公報

【発明が解決しようとする課題】

しかし、特許文献1に開示された技術による場合、サンプルデータ自体にはランダム性はあっても、「0」と「1」のバランスを保つような仕組みや、周期性 規則性が存在しないような仕組みが設けられていない。

[0009]

これに対して、擬似乱数回路においては、シードを常にランダムに書き換える機構が必要である。つまり、ハード的に出現する何らかのランダムネスを利用し、しかも「0」と「1」とのバランスが1:1からずれておらず、規則性や周期性を持たないランダムなシードを作り出す必要がある。

[0010]

熱雑音等の純粋物理現象で発生するラシダム信号を利用して、乱数を作り、これをシードに利用する手段もあるが、一般的に大型の回路となってしまうため、例えば、半導体集積回路やICカードあるいは各種の情報端末機器などの小型のシステムに内蔵することが困難である。

[0011]

本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、乱数性の高いシードを生成し、かつ小型の集積回路化が可能なシード生成回路及びこれを用いた乱数生成回路、半導体集積回路、ICカード及び情報端末機器を提供することにある。

【課題を解決するための手段】

上記目的を達成するため、本発明のシード生成回路は、連続的または断続的に発振する発振回路と、前記発振回路から出力されたデジタルデータ列における「0」と「1」との出現頻度を制御して時系列データとして出力する平滑回路と、前記時系列データのうちの複数のビットを用いた演算処理により、1ビットのシードを生成する真性化回路と、を備えたことを特徴とする。

[0012]

上記構成によれば、乱数性の高いシードを生成し、かつ小型の集積回路化が可能なシード生成回路を実現できる。

[0013]

ここで、前記発振回路は、入力された複数のデータが特定の組み合わせとなっ た場合のみ発振するものとすることができる。

$[0\ 0\ 1\ 4]$

またこの場合、前記発振回路は、2つの排他的論理和演算回路と2つの反転回路をそれぞれ交互に直列接続し、前記2つの排他的論理和演算回路のそれぞれの入力の一端に、前記複数のデータのそれぞれを与えるものとしてもよい。

[0015]

また、前記発振回路は、リング発振回路を含み連続的に発振するものとすることもできる。

[0016]

一方、前記平滑回路は、擬似乱数を生成する擬似乱数生成手段と、前記発振回路から出力された前記デジタルデータ列と、前記擬似乱数生成手段により生成された前記擬似乱数と、の排他的論理和を演算して前記時系列データとして出力する論理演算手段と、を有するものとすることができる。

[0017]

また、前記平滑回路は、その出力において、前記発振回路から出力されたデジタルデータ列よりも「0」と「1」との出現頻度が1:1に近いものとすることが望ましい。

[0018]

一方、前記真性化回路は、前記演算処理を行う排他的論理和演算回路を有する ものとすることができる。

$[0\ 0\ 1\ 9\]$

また、前記真性化回路は、前記複数のビットの組み合わせに応じて「0」及び「1」のいずれかを割り当てるテーブルに基づいて前記1ビットのシードを生成するものとすることもできる。

[0020]

一方、本発明の乱数生成回路は、上記いずれかのシード生成回路と、前記シード生成回路により生成された前記シードに基づいて擬似乱数を生成する擬似乱数 生成回路と、を備えたことを特徴とする。

[0021]

上記構成によれば、乱数性の高いシードを生成し、かつ小型の集積回路化が可能な乱数生成回路を実現できる。

[0022]

ここで、デジタル入力値に対して一義的に決定されないデジタル出力値を与える不確定論理回路をさらに備え、前記擬似乱数を前記不確定論理回路に入力して、その出力を乱数として出力するものとすることができる。

[0023]

一方、本発明の半導体集積回路は、上記いずれかの乱数生成回路を備えたことを特徴とする。上記構成によれば、乱数性の高いシードを生成し、かつ小型の集積回路化が可能な半導体集積回路を実現できる。

[0024]

一方、本発明のICICカードは、上記の半導体集積回路を備えたことを特徴とする。上記構成によれば、コンパクトで高いレベルのセキュリティが得られしかも低コストのICカードを実現できる。

[0025]

一方、本発明の情報端末機器は、上記の半導体集積回路を備えたことを特徴とする。上記構成によれば、上記構成によれば、コンパクトで高いレベルのセキュリティ及び暗号処理技術が得られしかも低コストのICカードを実現できる。

[0026]

【発明の実施の形態】

以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。

[0027]

図1は、本発明の実施の形態にかかるシード生成回路の要部構成を表すブロック図である。すなわち、本実施形態のシード生成回路は、発振回路10と、平滑回路20と、を有する。

[0028]

発振回路 1 0 は、連続的または断続的(非連続的)に発振することによってランダム信号を発生する回路である。ランダム信号を作るのに発振を利用するのは

、小型化が容易だからである。一方、平滑回路 20 は、発振回路 10 から出力されたランダム信号の「0」と「1」とのバランスをとり、かつその周期性や規則性を壊す回路である。このような構成により、「0」と「1」とのバランスを時系列的に一様にすることができる。さらに、時系列的に生成した多数ビットを使って、所定の演算処理により、1 ビットのランダムな擬似乱数用のシードを生成することができる。

[0029]

図2は、発振回路10の具体例を表す模式図である。すなわち、本具体例の発振回路は、2つの入力X1、X2に対して、2つの出力Q1、Q2を与える。2つの入力X1、X2の値が同じ場合には、偶数インバータを備えたフリップフロップと等価の動作をする。一方、2つの入力X1、X2が異なる場合には、リング発振する回路である。従って、2つの入力X1、X2の値が同じ場合と異なる場合との割合が半々であれば、回路動作期間の半分の期間だけ発振する。

[0030]

またさらに、図2の回路は、単純な発振回路とは異なり、初期値Zの値によっても出力が異なる。すなわち、初期値Zが「1」の場合には、入力X1、X2がいずれも「1」の時には出力Q1、Q2はいずれも「0」となり、入力X1、X2がいずれも「0」の時には出力Q1は「1」、Q2は「0」となる。

[0031]

一方、初期値2が「0」の場合には、入力X1、X2がいずれも「1」の時には出力Q1、Q2はいずれも「1」となり、入力X1、X2がいずれも「0」の時には出力Q1は「0」、Q2は「1」となる。

[0032]

このように、図2の具体例の発振回路10は、2つの入力X1、X2が異なる場合にのみ発振する点で、「断続的発振回路」であるといえる。連続的発振回路は、乱数データに周期性が残りやすいという点と、消費電流が大きいという点が弱点であり、断続的発振回路は、この点を改善した回路である。

[0033]

一方、図3は、発振回路10のもう一つの具体例を表す模式図である。すなわ

ち、本具体例の発振回路は、3つのインバータを直列接続したリング発振器であり、「連続的発振回路」であるといえる。この場合、発振周波数は、概ねシステムクロックの10倍以上であることが望ましい。

[0034]

次に、本発明における平滑回路20について説明する。

[0035]

図4は、本発明における平滑回路20の基本的な構成を表すブロック図である。すなわち、平滑回路20は、擬似乱数出力手段20Aと、XOR(排他的論理和)演算手段20Bとを有する。擬似乱数出力手段20Aとしては、例えば、リニア・フィードバック・シフト・レジスタ(Linear Feedback Shift Resistor:LFSR)などを用いることができる。

[0036]

このようにして、発振回路 1 0 から得られたランダム信号と、擬似乱数出力との X O R (排他的論理和)を取ることにより、ランダム信号の一様性を著しく改善することができる。ただしこの場合、発振回路 1 0 と擬似乱数出力 2 0 A との出力の間に相関性がないことが望ましい。以下、この点について詳述する。

[0037]

まず、独立した 2 つの回路からの出力を Q 1 、 Q 2 とする。 Q 1 、 Q 2 には相関が無いとする。このとき、 Q 1 における「1」の出現比率を p 、 Q 2 における「1」の出現比率を q とする。すると、 Q 1 と Q 2 とを X 0 R した出力 R が「1」となる出現比率 p q は、以下の式で与えられる。

[0038]

 $r = p + q - 2 p q \tag{1}$

XOR出力における「1」と「0」との出現比率の差は、次式により与えられる。

[0039]

$$| r - (1-r) | = | (1-2p) (1-2q) |$$
 (2)

Q1とQ2の出力における「1」と「0」の出現比率の差は、それぞれ、| 1 - 2 p |、| 1 - 2 q |であり、| 1 -

[0040]

$$|(1-2p)(1-2q)| < |1-2p|, |1-2q|$$
 (3)

これは、XORする前よりも、XORした後のほうが、「0」と「1」の出現 比率の差が小さくなること、つまり「偏り」が小さくなることを表している。従 って、複数個のデータを並列化してXORしていくと、単独の出力よりも「偏り 」が小さくなる。例えば、出力が偏った回路が多数あっても、出力の「偏り」の 小さいものが一つでも存在すれば、その一つの回路出力よりもさらに「偏り」が 小さい出力が得られることになる。

[0041]

一方、相関がある場合には、次のようになる。すなわち、独立した 2 つの回路 からの出力を Q 1 、 Q 2 とする。 Q 1 、 Q 2 には何らかの理由で相関があるとする。このとき、Q 1 の出現比率を p 、 Q 2 のそれを q とする。 Q 1 と Q 2 に相関がある場合には、Q 1 が「1」の場合に、Q 2 が「1」となる確率は、単純に q ではなく、 ϕ の割合だけずれるとする。 ϕ が「1」からずれている度合いが相関性を表す。

[0042]

そうすると、出現確率は以下の如くとなる。

[0043]

- Q1が「1」の場合に、Q2が「1|となる確率=pq δ
- Q1が「1」の場合に、Q2が「0」となる確率= $(1-q) \phi p$
- Q1が「0」の場合に、Q2が「1」となる確率=q(1- ϕ p)
- Q1が「0」の場合に、Q2が「0」となる確率=(1-q) $(1-\phi p)$

[0044]

 $Q1 \times Q2 \times EXOR$ した出力R について、「1」($Q1 \times Q2$ が等しくない)の出現比率r は、次式により与えられる。

[0045]

$$r = (1 - q) \phi p + q (1 - \phi)$$
 (4)

出力Rにおける「1」と「0」の出現比率の差は、次式により得られる。

[0046]

$$| \mathbf{r} - (1 - \mathbf{r}) | = | 1 - 2 \phi \mathbf{p} | | 1 - 2 \mathbf{q} |$$
 (5)

つまり、相関がある場合、Q1とQ2のXOR=Rでは、Q1、Q2の1の出現確率は、pとqだけでなく、相関の度合い ϕ にも影響を受ける。そして、pとqがそれぞれ「0.5」に近い値の場合は、次式により表される。

[0047]

$$| r - (1 - r) | = | 1 - \phi |$$
 (6)

ここで相関性が無い場合は ϕ が「1」となり、「0」と「1」は均一となる。 逆に、相関が強く ϕ が「0」または「2」程度になると、Rはほとんど全て「1 」または「0」となってしまう。

[0048]

従って、平滑回路20においてXORを演算する場合には、その2つの入力Q1とQ2に相関性を持たせないようにする工夫が必要である。つまり、発振回路10と擬似乱数出力手段20Aとの間に相関性が生じないようにすることが望ましい。

[0049]

例えば、これら2つの回路に、同じクロックをダイレクトに入力しないことが

ページ: 12/

望ましい。アナログ的な動作をする回路の場合には、Q1とQ2の出力端も別個にラッチすることが望ましい。発振回路10と擬似乱数出力手段20Aは、これらの点に気をつけて設計する必要がある。

[0050]

以上、平滑回路20が有する、一様化の作用について詳述した。

[0051]

一方、平滑回路20は、同一クロックデータ列における周期性を乱す作用も有する。すなわち、出力を時系列に並べると、FIPS140-2検定を通る乱数があるとする。しかし、このような乱数をもとにして、ある時間で発生した1ビットを単純にシードにするだけでは、同一クロックでのランダムネスが十分に得られない。そこで、本発明においては、時系列的に生成した多数ビットを使って1ビットの乱数データを作る。その典型的なものは、複数データの全てにXORを取ることである。つまり、時系列データをX1, X2, X3・・・Xnとした場合、次式により、n個の時系列データから1ビットの乱数データを作る。

[0052]

【数1】

 $W_1 = X_1 \oplus X_2 \oplus X_3 \oplus \cdots \oplus X_n \tag{7}$

これは、一様性に関して前述したものと同様の効果によって、「0」と「1」との出現確率の均一性(一様性)を向上する方法である。これは時系列での効果であるが、複数の時系列データから同一クロックでサンプリングして得られた同一クロックデータ列における乱数性を上げる効果もあることが分かる。この点について、以下に説明する。

[0053]

すなわち、前述したように、シードが固定である場合、LFSRの出力データにおいては、同一クロックでは常に同じデータが並ぶ。時系列データがX1, X2, X3···Xnの場合、同一クロックのデータに関する予測確率をそれぞれ f1, f2, f3··· f n E f n

確率をそれぞれ(0.5+fk), (0.5-fk) と定義することにする。L FSRの場合、全て予測可能なので、次式が与えられる。

[0054]

$$f k = \pm 0. 5 (k = 1, 2 \dots n)$$
 (8)

同一クロック配列が乱数性を持つことは、fkが「0」に近づくこと、つまり 予測困難であることを意味する。

[0055]

いま、クロックの異なる二つの出力 X j, X h を選び、この X O R を X j h と する。

[0056]

【数2】

 $Xjh=X_j \oplus X_h$

例えば、X j の予測確率が「0. 4 」、X h の予測確率が「0. 3 」である場合を考える。X j h が「1 」となるのは、X j = 1 、X h = 1 またはX j = 0 , X h = 1 の場合である。従って、その確率は、0. $9 \times (1-0$. 8) + (1-0. $9) \times 0$. 8 = 0. 2 6 であり、予測確率 f j h は「0. 2 4 」である。つまり、X j と X h の排他的論理和(X O R)の予測確率 f j h は、X j 、X h の予測確率 f j h よりも小さい。つまり、排他的論理和をとることによって、予測困難性が上がっていることが分かる。これを一般的に表すと、X j と X h 排他的論理和X j h の予測確率 f j h は、次式の如くとなる。

[0057]

$$f j h = 0.5 - (0.5 + fj) (0.5 - fh) - (0.5 - fj) (0.5 + fh)$$

$$= 2 f j \times f h$$
(9)

[0058]

以上、平滑回路20について説明した。

次に、真性化回路30について説明する。

[0059]

図5は、真性化回路30の作用を説明するための模式図である。すなわち、真性化回路30は、平滑回路20から出力された乱数列を演算処理し、1ビットのシードを生成する。その具体的な構成については、以下に具体例を参照しつつ説明する。

[0060]

(第1の具体例)

図6は、本発明の第1の具体例にかかるシード生成回路を表すブロック図である。すなわち、このシード生成回路は、図2に表した発振回路10を備えている。前述したように、この発振回路10は、「断続的発振回路」であり、2つの入力X1、X2が異なる場合のみ、リング発振する。そして、これら2つの入力X1、X2の値が同じ場合と異なる場合が半々であれば、回路動作時の半分の時間だけ発振する。

[0061]

一方、平滑回路20は、擬似乱数出力手段20Aとして、13段のシフトレジスタを有するLFSRを設けることができる。そして、発振回路10とLFSRの出力とを平滑回路20においてXORを演算することにより、例示したような乱数列が得られる。

[0062]

一方、真性化回路30は、このように時系列的に生成される多数ビットのXORを演算することにより、1ビットのシードを生成する。この回路をnクロック分だけ動作させると、nビットの時系列データのXORがQに出力される。

[0063]

本具体例のシード生成回路の場合、必要な論理ゲート数は、周辺回路を含めても約50ゲート程度であり、回路規模は小さい。入力X1として、ロー(Low)レベルかハイ(High)レベルに固定した値を入力し、X2としては基準クロックを入力する。これにより、発振(不確定出力)と確定出力とを交互に繰り返す動作が実行される。この場合、クロックは、他の回路用のクロックと同期していても良く、または非同期でも良い。

[0064]

本具体例のシード生成回路を作製して64クロック分の時系列データのXOR 出力を20000個(同一クロックデータ列)取得して、これを統計的な検定に かけた。図7は、この結果を表す一覧表である。すなわち、同図には、技術標準 局(NIST)による検定規格FIPS140-2と、棄却率5%の一般検定の 結果を表した。また、図7には、比較例として、熱雑音増幅型の物理乱数回路を 用いた場合の結果と、16段のLFSRから得られた結果も表した。

[0065]

図7から分かるように、本具体例のシード生成回路によれば、同一クロックの 1ビットのシード列(同一クロックデータ列)においても、FIPS140-2 の検定だけでなく、棄却率5%の難解な一般検定もクリアする良好な乱数性が得 られることが確認された。物理乱数回路の場合、時系列データと同一クロックデ ータ列とは基本的に同一である。一方、LFSRの場合は、シードが固定されて いるので同一クロックデータ列においてはいつも同じデータが並ぶため、当然な がら全ての検定は不合格となる。

[0066]

図8は、8個のシード生成回路について、システム起動後のクロック数と乱数 データの各1ビットについて、一様性の改善の傾向を表すグラフ図である。同図 から、クロック数が増すほど一様性が改善されることが確認された。なお、発振 回路10は消費電流が比較的大きいので、ある程度のランダム性をもつ出力データが得られたら、そのデータを平滑回路20に受け渡し、発振回路10は停止させればよい。

[0067]

(第2の具体例)

図9は、本発明の第2の具体例にかかるシード生成回路を表す模式図である。本具体例においては、発振回路10として、図3に表したリング発振器を用いている。つまり、本具体例は、「連続的発振回路」を用いたシード生成回路であるといえる。この場合、発振回路の発振周波数は、概ねシステムクロックの10倍以上が望ましい。前述したように、発振回路10のリング発振回路は、他の回路と非同期とすることが望ましい。

[0068]

一方、平滑回路20は、擬似乱数生成回路20Aと、XOR演算手段20Bと、を有する。擬似乱数生成回路20Aは、11段のシフトレジスタからなるLFSRの最下位2ビットの論理積(AND)と、次位の1ビットの反転との論理和(OR)をとって、最上位の1ビットとXORしたものを最下位のシフトレジスタに戻す回路であり、非線形の擬似乱数生成回路であるといえる。

[0069]

リング発振器の出力と、擬似乱数生成回路 2 0 A の出力と、を X O R 演算手段 2 0 B において演算し、時系列に発生するランダムデータ列を得る。

[0070]

このランダムデータ列は、真性化回路30において処理され、1ビットのシードが得られる。真性化回路30においては、図示したように、データ列のうちで続いた2ビットが「01」または「10」というように、違った数字が並ぶ場合には、「1」に変換し、一方、続いた2ビットが「11」または「00」というふうに、同じ数字が並ぶ場合には、「0」に変換する処理を実行する。これを1ビットになるまで繰り返し、1ビットのシードを生成する。

[0071]

(第3の具体例)

次に、本発明の第3の具体例として、真性化回路30における処理の変型例を 説明する。

[0072]

図10は、本具体例にかかるシード生成回路を表す模式図である。本具体例の場合、平滑回路20において、4の倍数すなわち4n個の時系列データを生成させておく(nは任意の数)。この時系列データを真性化回路30において4個のデータの組み合わせ毎にそれぞれ図示したように分類して、「0」または「1」に変換する。これをn回繰り返して1ビットを作る。

[0073]

このように、nビットを1ビットに変換するテーブル(変換表)を用意しておき、このテーブルに対応する変換を実行するための変換回路を論理回路で作製すれば真性化回路30が得られる。このとき、テーブルは、「0」と「1」とが等しい確率で変換されるように作られなければならない。それが満たされていれば、どんなテーブルでも良い。

[0074]

(第4の具体例)

次に、本発明の第4の具体例として、本発明のシード生成回路を備えた乱数生 成回路について説明する。

[0075]

図11は、本具体例にかかる乱数生成回路を表す模式図である。すなわち、この乱数生成回路100は、シード生成回路110と、擬似乱数生成回路120と、不確定論理回路130と、を有する。

[0076]

シード生成回路110は、図1乃至図10に関して前述したような本発明のシード生成回路である。擬似乱数生成回路120は、例えば、LFSRなどを用いて擬似乱数を生成する回路である。

[0077]

一方、不確定論理回路130としては、本発明者が特願2002-18396 7号において開示した不確定論理回路を用いることかできる。この回路は、デジ タル入力値に対して一義的に決定されないデジタル出力値を与える。すなわち、特定の入力信号の組み合わせに対して出力の「0」または「1」が不確定になる作用を有する。論理出力が不確定の場合、不確定論理回路 1 0 を構成する素子のその時々の物理的な要因によって、出力が変動する。この物理現象を利用することにより、一定の入力に対して、出力が変動する(不確定となる)デジタル回路が得られ、「0」と「1」とのランダムなデジタル信号列が得られる。

[0078]

本具体例の乱数生成回路 100の場合、シード生成回路 110により生成されたシードが擬似乱数生成回路 120に入力されて擬似乱数が生成される。そして、擬似乱数生成回路 120が持っている周期性を不確定論理回路 130により壊す。この結果、得られる乱数の質がより高品質になる。不確定論理回路 130を合体すると回路規模自体は凡そ2倍になるが、それでもせいぜい 1000ゲート程度であるので、後に詳述するように、IC(半導体集積回路)、ICカード用チップ、小型携帯端末などに搭載可能である。

[0079]

(第5の具体例)

次に、本発明の第5の具体例として、本発明のシード生成回路を設けた半導体 集積回路(IC)について説明する。

[0080]

図12は、本具体例の半導体集積回路の要部構成を表す模式図である。本具体例は、例えばICカードなどに搭載することができるICであり、演算部(MPU)、メモリ(RAM, ROM, EEPROM)、補助演算部(Co-processor)、乱数生成回路100を有する。ここで、補助演算部(Co-processor)は、暗号処理を実行する役割を有する。

[0081]

乱数生成回路100において、本発明のシード生成回路と、例えば通常の擬似 乱数生成回路などを組み合わせることにより、高品質の乱数を生成させることが できる。この乱数生成回路100を搭載することで、演算部(MPU)や暗号処 理専用の補助演算部(Co-processor)が常に高品質の乱数を読み出して使うこと ができ、また、暗号鍵をICの消費電流信号から読み出すハッキング技術に対する対策として、乱数を使って消費電流の変化を撹乱させることにも使え、高度な暗号セキュリティが実現可能となる。

図13は、本具体例の半導体集積回路200の回路規模を説明するための概念 図である。すなわち、本発明のシード生成回路と、通常の擬似乱数生成回路など とを組み合わせた乱数生成回路100、全てCMOS論理回路のみで構成できる 。しかも論理ゲートの数は、わずか数100程度で済むので、各種のICに搭載 可能である。その回路規模は、図13に例示した程度あるいはそれ以下であり、 IC全体のサイズを大幅に増大させるという問題も生じない。

[0082]

本発明の乱数生成回路を搭載することで、高度な暗号セキュリティ機能が利用 可能になる。またゲーム機やモンテカルロシュミレーション用の乱数にも用いる ことができる。

[0083]

(第6の具体例)

次に、本発明の第6の具体例として、本発明の乱数生成回路を搭載したICカード及び携帯型の情報端末機器について説明する。

[0084]

図14は、本具体例のICカード及び情報端末機器を表す模式図である。すわなち、同図において300は、本具体例のICカードまたは情報端末機器を表す。ICカードとしては、例えば、銀行の預金カードや各種のプリペイドカード、企業などにおける社員証、入門セキュリティカードなどを挙げることができる。また、情報端末器器としては、例えば、携帯電話や、その他の携帯型端末を挙げることができる。このような携帯型端末は、例えば、、ワードプロセッサ、表計算、スケジューラ、ゲーム、電子メールの送受信、静止画や動画の撮影、などの各種の機能のうちのいずれかを備えたものを挙げることができる。

[0085]

例えば、図15に表したような携帯電話300においても、本発明の乱数生成 回路100を搭載することができる。またこれと類似した携帯型情報端末におい ても同様である。

[0086]

そして、本発明においては、シード生成回路と、通常の擬似乱数生成回路などとを組み合わせた乱数生成回路100を搭載することにより、非常に小型で消費電力も抑制しつつ高度な暗号セキュリティ機能を付加することができる。すなわち、乱数生成回路100を用いることにより、例えば、使用者の認証プロセスや、取り扱うデータの暗号化とその復元などをはじめとして、ゲーム機能に利用したり、モンテカルロシュミレーション用の乱数にも用いることができる。

以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本 発明は、上述した各具体例に限定されるものではない。

[0087]

例えば、本発明において用いる発振回路、平滑回路、真性化回路、擬似乱数生成回路及び不確定論理回路の具体的な構成に関しては、上記の具体例に限定されず、その機能あるいは作用が同様な全ての回路に置換したものも本発明の範囲に包含される。

[0088]

例えば、出力が不確定なフリップフロップを複数個、並列もしくは直列に並べた論理回路を擬似乱数生成回路として用いることもできる。

[0089]

また、本発明の乱数生成回路によって作られたデジタル乱数は、そのまま使用することもできるが、これをフィードバックシフトレジスタのシードとして用いることにより、新たな乱数を生成することもできる。

[0090]

【発明の効果】

以上詳述したように、本発明によれば、シード生成回路により、同一クロック データ列に乱数性を持たせることが可能となり、これをシードに利用することで 、同一クロックのデータ列においても高い乱数性を得ることができる。

[0091]

連続発信する発信回路、平滑回路、ならびに真性化回路の各単位回路ブロック

を例えば図1の如く組み合わせることにより、同一クロックのデータ列が高い乱数性を持つことは、本発明以前には知られていなかった効果である。

[0092]

しかも、本発明によれば、このような高品質の乱数を、フリップフロップ型の 論理回路などを利用することにより少ない論理ゲート数で構成できるので、小規 模な回路で済む。

[0093]

すなわち、本発明によれば、真性度が高い乱数をコンパクト、低消費電力且つ 低価格で実現できるようになり、例えばICカードや情報端末機器などに応用し てセキュリティーの確実な安価なシステムを実現できる点で産業上のメリットは 多大である。

【図面の簡単な説明】

【図1】

本発明の実施の形態にかかるシード生成回路の要部構成を表すブロック図である。

図2】

発振回路10の具体例を表す模式図である。

【図3】

発振回路10のもう一つの具体例を表す模式図である。

【図4】

本発明における平滑回路20の基本的な構成を表すブロック図である。

【図5】

真性化回路30の作用を説明するための模式図である。

【図6】

本発明の第1の具体例にかかるシード生成回路を表すブロック図である。

【図7】

第1具体例のシード生成回路を統計的な検定にかけた結果を表す一覧表である

【図8】

8個のシード生成回路について、システム起動後のクロック数と乱数データの 各1ビットについて、一様性の改善の傾向を表すグラフ図である。

【図9】

本発明の第2の具体例にかかるシード生成回路を表す模式図である。

【図10】

本発明の具体例にかかるシード生成回路を表す模式図である。

【図11】

本発明の具体例にかかる乱数生成回路を表す模式図である。

【図12】

本発明の具体例の半導体集積回路の要部構成を表す模式図である。

【図13】

本発明の具体例の半導体集積回路 2 0 0 の回路規模を説明するための概念図である。

【図14】

本発明の具体例の情報端末機器を表す模式図である。

【図15】

本発明の情報端末機器としての携帯型電話である。

【図16】


同一クロックデータ列における乱数性を説明するための概念図である。

【図17】


擬似乱数回路におけるシードの役割を説明するための概念図である。


【符号の説明】

- 100 乱数生成回路
- 110 シード生成回路
- 120 擬似乱数生成回路
- 130 不確定論理回路
- 200 半導体集積回路
- 300 ICカード及び情報端末機器





【図2】







【図3】












【図7】

		熱雑音増		挺似乱数 (16段		T	
<fips140-2></fips140-2>	20000data	幅型		LFSR)		本提案	
Monobit	9725 ~ 10275: 10000 ± 275	10059	0		×	10221	O
Run1	2315 ~ 2685: 2500±185	2588 2564	0		×	2584, 2498	0
Run2	1114 ~ 1368: 1241±127	1282 1246	0		×	1284, 1264	0
Run3	527 ~ 723: 625 ± 98	610, 650	0		×	593, 595	0
Run4	240 ~ 384: 312±72	302. 327	0		×		0
Run5	103 ~ 209: 156±53	148, 139	0		×	145, 176	0
Runover6	103 ~ 209: 156±53	144, 148	0		×	120, 160	0
Poker test	$2.16\langle X\langle 46.17; 24.165\pm 22.005 \rangle$	10.22	0		×	20.6336	0
long run	longest run < 26				×	14, 17	0
					×		
(General test)	8000data		П		×	*****	П
χ2乗検定	QK >0.05	0.14	Δ		×	0.202465	0
Run test	Pv >0.01	0.153	C		×	0.543148	
Freq. Test in block	QK >0.05	0.745			×	0.217996	
Poker Test	QK >0.05	0.272			×	0.510356	
Serial Cor. Test	-0.022491 <c<0.02241< td=""><td>-0.0163</td><td>Δ</td><td></td><td>×</td><td>-0.007205</td><td></td></c<0.02241<>	-0.0163	Δ		×	-0.007205	
						0.007200	
Gap test:0	QK >0.05	0.901896	0		×	0.664227	0
Gap test:1	QK >0.05	0.19484			×	0.591764	
Gap test:2	QK >0.05		0		×	0.849706	
Gap test:3	QK >0.05	0.89883			×	0.017445	
Gap test:4	QK >0.05	0.849298			$\overline{\mathbf{x}}$	0.220639	
Gap test:5	QK >0.05	0.615556			×	0.315313	
Gap test:6	QK >0.05	0.333719			×	0.004307	_
Gap test:7	QK >0.05	0.629796			×	0.466615	
Gap test:8	QK >0.05	0.281213			×	0.218405	
Gap test:9	QK >0.05	0.879929			×		Ŏ
Gap test:10	QK >0.05		<u></u>		×	0.656671	ŏ
Gap test:11	QK >0.05	0.57006			×		0
Gap test:12	QK >0.05		<u></u>		×		ŏ
Gap test:13	QK >0.05	0.885725			×	0.787189	
Gap test:14	QK >0.05		ŏ		×		്
Gap test:15	QK >0.05	0.747962			×	0.931562	


◎余裕もって合格(QK>0.1) ○合格 △▲ボーダーで合否 ×失格

【図8】




【図9】 010110010110101001... 01または10⇒1 11または00⇒0を繰り 20B 2 0 A **FSR**


【図10】




【図11】




【図12】




【図13】




【図14】




【図15】







【図17】



【書類名】 要約書

【要約】

【課題】 乱数性の高いシードを生成し、かつ小型の集積回路化が可能なシード 生成回路及びこれを用いた乱数生成回路、半導体集積回路、ICカード及び情報 端末機器を提供することを目的とする。

【解決手段】 連続的または断続的に発振する発振回路(10)と、前記発振回路から出力されたデジタルデータ列における「0」と「1」との出現頻度を制御して時系列データとして出力する平滑回路(20)と、前記時系列データのうちの複数のビットを用いた演算処理により、1ビットのシードを生成する真性化回路(30)と、を備えたことを特徴とするシード生成回路を提供する。

【選択図】 図1

特願2003-019732

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

2. 変更年月日 [変更理由]

2003年 5月 9日

名称変更

住所変更

住 所 氏 名 東京都港区芝浦一丁目1番1号

株式会社東芝